DDR SDRAM最早是由三星公司于1996年提出。從最早的128Mbps的DDR發(fā)展到了當(dāng)今的6400Mbps的DDR5，每一代DDR的數(shù)據(jù)速率都翻倍增長。兩代內(nèi)存之間的過渡時間大概只需要兩年。到2023年，DDR5 內(nèi)存的市場份額將高于DDR4的情況，到2026年，DDR4份額應(yīng)降至5%以下。

圖：歷代DDR對比

目前DDR主要應(yīng)用于服務(wù)器和PC端，主要以DMMI條和DDR顆粒的形態(tài)（如下圖）。DDR內(nèi)存的發(fā)展趨勢是速率更高，封裝更密，工作電壓更低。

圖：DMMI內(nèi)存條

圖：DDR顆粒

這些對設(shè)計(jì)和測試提出了更高的要求，對于DDR信號的挑戰(zhàn)主要體現(xiàn)在以下三個方面：

1、如何進(jìn)行讀寫信號的分離

2、如何進(jìn)行信號的探測

3、如何進(jìn)行JEDEC規(guī)定參數(shù)的測試。

下面就三個部分的內(nèi)容詳細(xì)的討論一下：

1、DDR的讀寫分離

對于DDR總線來說,真實(shí)總線上總是讀寫同時存在的。而且規(guī)范對于讀時序和寫時序的相關(guān)時間參數(shù)要求是不一樣的。因此要進(jìn)行 DDR 信號的測試,第一步要做的是從真實(shí)工作的總線上把感興趣的讀信號或者寫信號分離出來。

如下圖所示，在DDR總線中，讀時序、寫時序、高阻態(tài)是同時存在的，對于測試來說，如果沒有軟件的輔助，就需要人為的來捕獲不同位置的波形，并判讀每組burst是讀操作還是寫操作，在根據(jù)不同的讀寫規(guī)范進(jìn)行參數(shù)的測試，這使得效率很低。

圖：DDR總線操作時序

讀寫時序不一致另外造成的問題就是眼圖的測量，讀雖然DDR的規(guī)范并沒有要求進(jìn)行眼圖測試,但是很多時候眼圖測試是一種快速、直觀衡量信號質(zhì)量的方法。對于 DDR的信號來說，進(jìn)行眼圖測量也有一定的困難。因此如果直接用 DQS 觸發(fā)對 DQ累積進(jìn)行眼圖測量的話,會得到讀寫、高阻疊加在一起的雜亂的眼圖。因此很難對信號質(zhì)量進(jìn)行評估。要進(jìn)行信號的評估,首先要能把讀寫信號分離出來。

圖：read operation 時序

圖：write operation時序

總結(jié)來說讀寫分離的方法有如下幾種：

方法1：根據(jù)讀寫preamble的寬度不同，在示波器里用脈沖寬度進(jìn)行觸發(fā)分離。

在每次的burst之前，DQS會從高阻態(tài)切換到一段負(fù)脈沖，然后才開始正常的讀寫。這段負(fù)脈沖，我們叫做preamble（preamble實(shí)際上是在讀寫前，DQS提前通知DRAM芯片或者是controller的信號）。一般說來，讀數(shù)據(jù)DQS的preamble寬度要大于寫數(shù)據(jù)。

方法2：信號幅度上的差異

一般在DRAM端進(jìn)行測試，寫數(shù)據(jù)從memory controller出來，經(jīng)過了PCB板，到達(dá)DRAM顆粒的時候，信號已經(jīng)被衰減了，而讀數(shù)據(jù)剛剛從DRAM出來，還沒有經(jīng)過任何的衰減，因此讀數(shù)據(jù)的幅度要大于寫數(shù)據(jù)。但是這種方法對于走線長度不長或者讀寫信號幅度差異不大的場合不太適用。

方法3：根據(jù)控制信號來進(jìn)行讀寫分離

可以根據(jù)RAS、CAS、CS、WE等控制信號來分離讀寫，這種方法使用控制信號的讀寫來判決讀寫的時序,是最可靠的方法,但是由于要同時連接多個控制信號以及CIkDQSDQ等信號,要求示波器的通道數(shù)多于4個,只有帶數(shù)字通道的 MSO示波器才能滿足要求。

方法4：DQ/DQS phase alignment

基于讀操作和寫操作的DQ/DQS相位對齊關(guān)系的不同。讀操作為邊沿對齊，寫操作為中心對齊，這種使用的最普遍。

圖：DDR讀突發(fā)

圖：DDR寫突發(fā)

2、DDR的信號探測

在 DDR 的信號測試中,還有一個要解決的問題是怎么找到相應(yīng)的測試點(diǎn)進(jìn)行信號探測。通常DDR都為BGA顆粒焊接，而且JEDEC 對信號規(guī)范的定義都是在內(nèi)存顆粒的 BGA管腳上，這使得信號探測成為一個復(fù)雜的問題。

如果PCB的設(shè)計(jì)密度不高，則有可能在 DDR 顆粒的管腳附近找到 PCB過孔或者通過預(yù)留測量點(diǎn)的方式，這時可以用焊接或點(diǎn)測探頭的方式進(jìn)行信號測量。測量點(diǎn)的預(yù)留可能會導(dǎo)致信號分叉的出現(xiàn)，雖然分叉很短，但是在高速的信號傳輸下也會造成比較大的信號震蕩和反射。

如果PCB密度太高或者采用雙面貼裝的PCB，通常采用專用的BGA探頭-Interposer. interposer焊接在DDR內(nèi)存顆粒和PCB板中間，并把信號引出。

圖：常見的幾種interposer

當(dāng)然interposer也會出出現(xiàn)信號分叉的問題，為了解決信號質(zhì)量的問題就需要對相應(yīng)的分叉進(jìn)行信號匹配，由于interposer是夾在內(nèi)存顆粒和PCB之間，沒有合適的位置可以放置匹配電路需要的電阻、電容等。因此可以在interposer上使用埋阻技術(shù)，將匹配電阻通過特殊的處理隱藏在interposer內(nèi)部。

3、DDR的信號測試

由于DDR 的信號速率很高,而且信號上同時存在讀、寫、高阻態(tài)以及由于分叉引起的信號反射,為了進(jìn)行可靠的探測,對于示波器和探頭的要求很高。對于DDR2 信號的測試,通常推薦的示波器和探頭的帶寬在4GHz，對于DDR3信號的測試通常推薦的示波器和探頭的帶寬在12.5GHz,DDR4 的示波器帶寬是16GHz或者更高。除了帶寬滿足要求以外,由于DDR2/3 信號信號電平擺幅一般不超過 1V,LPDDR2/3和DDR4的信號擺幅更低,信號 bit 寬度很多都在ns甚至0.5ns以下。因此要進(jìn)行準(zhǔn)確的信號測量,需要示波器的底噪聲和固有抖動都比小。JEDEC 規(guī)定了很多DDR 的參數(shù)，這些參數(shù)的測量都需要復(fù)雜的計(jì)算。如果這些測量全靠手工來做,非常耗時耗力,如果沒有相應(yīng)的自動測試軟件配合,很多用戶要完成 DDR的手工測試一般需要好幾天的時間。

為了加快DDR信號 的測試，各大示波器廠商都提供了全自動的DDR測試軟件，如keysight、Tektronix等。DDR軟件的使用相對比較簡便，用戶只需要提示進(jìn)行參數(shù)配置和連接，然后運(yùn)行測試軟件即可。

圖：tek DDR測試解決方案

圖：keysight DDR4調(diào)試、測試解決方案

軟件運(yùn)行后，示波器會自動設(shè)置時基、垂直增益、觸發(fā)等參數(shù)進(jìn)行測量，測試結(jié)果會匯總成一個html格式的測試報(bào)告，報(bào)告中列出了測試項(xiàng)目、是否通過、spec的要求、實(shí)測值、margin值等。

今天的文章寫到這里，后續(xù)會介紹如何使用示波器進(jìn)行DDR信號的實(shí)測。