現(xiàn)代的集成電路工藝加工的間隙可達(dá)0.5μm， 而且很少限制數(shù)字I/O 信號(hào)的最大電源電壓和邏輯電平。為了將這些低電壓電路與已有的5V 器件接口，需要一個(gè)電平轉(zhuǎn)換器。對(duì)于雙向的總線系統(tǒng)像I2C 總線，電平轉(zhuǎn)換器必須也是雙向的，不需要方向選擇信號(hào)。 解決這個(gè)問(wèn)題的最簡(jiǎn)單方法是連接一個(gè)分立的OS-FET管到每條總線線路。

盡管這個(gè)方法非常簡(jiǎn)單但它不僅能不用方向信號(hào)就能滿足雙向電平轉(zhuǎn)換的要求還能：
• 將掉電的總線部分與剩下的總線系統(tǒng)隔離開(kāi)來(lái)
• 保護(hù)低電壓器件防止高電壓器件的高電壓毛刺波

連接邏輯電平不同的器件
可以通過(guò)將電壓不同的器件通過(guò)連接到電源電壓線的上拉電阻連接到相同的總線，盡管這是最簡(jiǎn)單的解決方法，低電壓的器件必須能容忍5V ，使它們的生產(chǎn)更昂貴。但是，通過(guò)使用雙向電平轉(zhuǎn)換器可以將電源電壓和邏輯電平不同的兩部分I2C 總線連接起來(lái)。配置入圖所示。左邊的“低電壓”部分有上拉電阻而且器件連接到3.3V 的電源電壓，右邊的“高電平”部分有上拉電阻，器件連接到5V 電源電壓。兩部分的器件都有與邏輯輸入電平相關(guān)的電源電壓和開(kāi)漏輸出配置的I/O。

         每條總線線路的電平轉(zhuǎn)換器是相同的，而且由一個(gè)分立的N通道增強(qiáng)型MOS-FET 管、串行數(shù)據(jù)線SDA的TR1 和串行時(shí)鐘線SCL 的TR2 組成。門(mén)極（g） 要連接到低電源電壓VDD1， 源極（s） 連接到“低電壓”部分的總線線路，而漏極（d） 則連接到高電壓部分的總線線路。很多MOS-FET 管的基底與它的源極內(nèi)部連接，如果內(nèi)部沒(méi)有連接，就必須建立一個(gè)外部連接。每個(gè)MOS-FET 管在漏極和基底之間都有一個(gè)集成的二極管（n-p 結(jié)）。

電平轉(zhuǎn)換器的操作
在電平轉(zhuǎn)換器的操作中要考慮下面的三種狀態(tài)：
1   沒(méi)有器件下拉總線線路。“低電壓”部分的總線線路通過(guò)上拉電阻Rp 上拉至3.3V。 MOS-FET 管的門(mén)極和源極都是3.3V， 所以它的VGS 低于閥值電壓，MOS-FET 管不導(dǎo)通。這就允許“高電壓”部分的總線線路通過(guò)它的上拉電阻Rp 拉到5V。 此時(shí)兩部分的總線線路都是高電平，只是電壓電平不同。

2    一個(gè)3.3V 器件下拉總線線路到低電平。MOS-FET 管的源極也變成低電平，而門(mén)極是3.3V。 VGS上升高于閥值，MOS-FET 管開(kāi)始導(dǎo)通。然后“高電壓”部分的總線線路通過(guò)導(dǎo)通的MOS-FET管被3.3V 器件下拉到低電平。此時(shí)，兩部分的總線線路都是低電平，而且電壓電平相同。
3    一個(gè)5V 的器件下拉總線線路到低電平。MOS-FET 管的漏極基底二極管“低電壓”部分被下拉直到VGS 超過(guò)閥值，MOS-FET 管開(kāi)始導(dǎo)通。“低電壓”部分的總線線路通過(guò)導(dǎo)通的MOS-FET 管被5V 的器件進(jìn)一步下拉到低電平。此時(shí)，兩部分的總線線路都是低電平，而且電壓電平相同。

這三種狀態(tài)顯示了邏輯電平在總線系統(tǒng)的兩個(gè)方向上傳輸，與驅(qū)動(dòng)的部分無(wú)關(guān)。狀態(tài)1 執(zhí)行了電平轉(zhuǎn)換功能。狀態(tài)2 和3 按照I2C 總線規(guī)范的要求在兩部分的總線線路之間實(shí)現(xiàn)“線與”的功能。